Pat

J-GLOBAL ID：200903032169466135

マルチプロセッサ排他制御方法および制御装置

Inventor： 本間 久雄 ,  竹内 久治
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1998062468
Publication number (International publication number)：1999259430
Application date： Mar. 13, 1998
Publication date： Sep. 24, 1999
Summary：

【要約】【課題】マルチプロセッサを構成する制御方式の資源排他方式の一手法を提案し、マルチプロセッサ数の増加への対応、競合によるハードウェア資源の占有、論理的待ち時間の短縮を行なう。【解決手段】マルチプロセッサ共有資源を排他制御、待ち順管理を行なう論理を具備し、マルチプロセッサ制御装置のシステムプログラム実行性能を向上させる。

Claim (excerpt)：

マルチプロセッサをもつ制御装置において、資源を排他共有制御するための共有メモリを持ち、プロセッサからメモリに対するアクセス単位、1ワードでそのビット数以上のマルチプロセッサを排他することを可能とする制御方法。