Pat
J-GLOBAL ID：200903032188398116
電子回路装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
山下 穣平
Gazette classification：公開公報
Application number (International application number)：1992273545
Publication number (International publication number)：1993267636
Application date： Sep. 18, 1992
Publication date： Oct. 15, 1993
Summary：
【要約】【目的】 実質的な走査速度を低下させることなく、長尺或いは大面積の電子回路装置を低コストで製造する。【構成】 一列アレイ状のM×N個の機能素子PEと、これら機能素子PEにそれぞれ対応するM×N個のスイッチ素子SWと、M個の出力線を有するシフトレジスタSと、N個の選択線を有する選択回路10と、を有し、M×N個のスイッチ素子SWの制御線はN個毎共通に接続されてM個設けられ、前記M個の制御線はそれぞれ、シフトレジスタSの前記M個の出力線に接続されており、M×N個のスイッチ素子SWの入力及び/又は出力線はM個毎共通に接続されてN個設けられ、前記N個の入力及び/又は出力線はそれぞれ、選択回路10の前記N個の選択線に接続されており、シフトレジスタSのトランジスタは薄膜トランジスタであり、選択回路10のトランジスタは単結晶半導体の活性領域を有するトランジスタである。
Claim (excerpt)：
一列アレイ状に配されたM×N個の機能素子と、前記M×N個の機能素子にそれぞれ対応して設けられたM×N個のスイッチ素子と、M個の出力線を有するシフトレジスタと、N個の選択線を有する選択回路と、を有する電子回路装置において、前記M×N個のスイッチ素子の制御線はN個毎共通に接続されてM個設けられ、前記M個の制御線はそれぞれ、前記シフトレジスタの前記M個の出力線に接続されており、前記M×N個のスイッチ素子の入力及び/又は出力線はM個毎共通に接続されてN個設けられ、前記N個の入力及び/又は出力線はそれぞれ、前記選択回路の前記N個の選択線に接続されており、前記シフトレジスタを構成するトランジスタは薄膜トランジスタであり、前記選択回路を構成するトランジスタは単結晶半導体の活性領域を有するトランジスタであることを特徴とする電子回路装置。
IPC (6)：
H01L 27/146
, G02F 1/136 500
, G09G 3/36
, H04N 1/028
, H04N 1/034
, H04N 5/66 102
