Pat

J-GLOBAL ID：200903032189423548

化学・機械研磨法を用いた冷陰極エミッタ先端部の周囲にセルフアライン型のゲート構造体を形成する方法

Inventor： トラング・ティー・ドーン ,  ジェイ・ブレット・ロルフソン ,  タイラー・エイ・ロウリー ,  デイビッド・エイ・キャセイ
Applicant, Patent owner： マイクロン・テクノロジー・インコーポレイテッド
Agent (1)： 田澤 博昭 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993047162
Publication number (International publication number)：1994084454
Application date： Feb. 15, 1993
Publication date： Mar. 25, 1994
Summary：

【要約】【目的】 本発明は、いかなるエミッタ-ゲート電圧についても、より低い電子放出閾値電圧でより大きな電子放出電流を得ることができるセルフアライン型ゲート構造体を製造する方法を提供することを目的とする。【構成】 本発明の方法は、電子放出エミッタ(13)、誘電体層(18)、絶縁層(14)および導電層(15)、そして所望により緩衝層を含むエミッタ(13)を取り囲むセルフアライン型のグリッド(15)構造を形成する方法である。本発明の方法においては、上に積層物を有するエミッタ(13)は化学・機械平滑化法(CMP法)により平滑化され、ついで絶縁層(14)、誘電体層(18)および導電層(15)をエッチング等で選択的に除去しエミッタ(13)の少なくとも一部を露出させる。エミッタ先端部(13)は酸化によって先鋭化され、また低仕事関数値の材料で被覆される。

Claim (excerpt)：

電子放出エミッタ(13)の周りにセルフアライン型のゲート構造体(15)を形成する方法であって、基板(11)上に陰極エミッタ先端部(13)を形成する工程と、前記エミッタ先端部(13)の上に絶縁性の層(14),(18)と導電性の層(15)を形成する工程と、上記各積層物を有する基板(11)に化学・機械平滑化を施す工程と、前記エミッタ先端部(13)を囲む前記絶縁性の層(14),(18)を除去し、前記エミッタ先端部(13)を露出させる工程を含む方法。

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭49-122269
  
• 特開平1-128332
  
• 特開昭52-119164
  
• 特開昭51-021471
  
• 特開平3-194829