Pat
J-GLOBAL ID：200903032422429691
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1993141168
Publication number (International publication number)：1994334182
Application date： May. 21, 1993
Publication date： Dec. 02, 1994
Summary：
【要約】【目的】 MOSトランジスタの静電気耐量を向上するとともに、素子の微細化を図った半導体装置を得る。【構成】 MOSトランジスタのソース5,ドレイン6の少なくとも一方が高濃度拡散層8と低濃度拡散層7とで二重拡散構造とされ、低濃度拡散層7を高濃度拡散層8よりも深く、しかも高濃度拡散層8の周囲にのみ配設する。このとき、高濃度拡散層8は低濃度拡散層7で囲まれる領域の下面において半導体基板1に接合され、プレーン接合の保護ダイオードDを構成する。ソース,ドレインを構成する高濃度拡散層の一部で保護ダイオードを構成するため、素子の微細化が実現される。
Claim (excerpt)：
ソース,ドレインの少なくとも一方が高濃度拡散層と低濃度拡散層とで構成される二重拡散構造のMOSトランジスタを備える半導体装置において、前記低濃度拡散層は高濃度拡散層よりも深く、しかも高濃度拡散層の周囲にのみ配設し、前記高濃度拡散層は低濃度拡散層で囲まれる領域の下面において半導体基板に接合され、プレーン接合のダイオードを構成することを特徴とする半導体装置。
Patent cited by the Patent：
Return to Previous Page
