Pat

J-GLOBAL ID：200903032478459550

表示装置

Inventor： 千葉 和弘 ,  南 浩次 ,  鈴木 禎人
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998300859
Publication number (International publication number)：2000132140
Application date： Oct. 22, 1998
Publication date： May. 12, 2000
Summary：

【要約】【課題】 PDP(プラズマディスプレイパネル)の駆動電流の最大値を低減する。【解決手段】 リセット期間、データ転送期間、および、放電発光期間が、PDPの奇数走査線と偶数走査線との間で、入力画像の1フレーム周期の中の前半部と後半部とに分離して割り当てられている。従来装置において存在した非動作期間を有効利用することによって、各走査線の放電発光期間W1〜W4が、従来装置と同じ長さだけ確保される。このため、PDPの輝度を犠牲にすることなく、PDPの駆動に要する電流の最大値が、従来装置に比べて半分に低減される。

Claim (excerpt)：

複数の走査線に沿って並んだ複数の画素が、個別に電流の供給を受けて発光し、それによって画像を表示する画像表示部と、入力画像信号が表現する画像を前記画像表示部へ表示させる制御部と、を備え、前記制御部は、前記画像表示部のすべての走査線に対して、前記入力画像信号の1フレーム周期ごとに、前記画素に前記電流を供給する期間である発光期間を設定し、しかも、前記すべての走査線を第1群と第2群とに分割し、前記第1群と前記第2群の間で、前記1フレーム周期内の前記発光期間を、前記1フレーム周期内の重複しない異なる時間領域に割り当てる表示装置。

IPC (4)：

G09G 3/28 ,  G09G 3/20 611 ,  G09G 3/20 621 ,  G09G 3/20 641

FI (4)：

G09G 3/28 W ,  G09G 3/20 611 A ,  G09G 3/20 621 E ,  G09G 3/20 641 E

F-Term (13)：

5C080AA05 ,  5C080BB06 ,  5C080CC03 ,  5C080DD24 ,  5C080EE29 ,  5C080EE30 ,  5C080FF12 ,  5C080GG12 ,  5C080HH02 ,  5C080HH05 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ04