Pat
J-GLOBAL ID：200903032485967731

インターフェース回路

Inventor：
曽 我 浩 史

About 曽 我 浩 史


Applicant, Patent owner：
株式会社リコー

About 株式会社リコー


Agent (1)： 杉信 興
Gazette classification：公開公報
Application number (International application number)：1999292158
Publication number (International publication number)：2001109548
Application date： Oct. 14, 1999
Publication date： Apr. 20, 2001
Summary：
【要約】【課題】 オプション機器が接続されるインタ-フェ-ス回路による無駄な電力消費をなくす。これを簡易に実現する。電子機器とオプション機器の組合せシステムの、全体としての無駄な電力消費を低減する。オプション機器から電子機器への信号の終端処理部での無駄な消費電力を無くす。【解決手段】 電子機器100内のレシーバ72を介しオプション機器90から出力される信号を受信する電子機器のインターフェース回路において、電子機器の電源ラインLVc1からオプション機器に給電し、オプション機器の、該給電を受ける電源ラインLVc2から、電子機器の上記レシ-バ72に給電する。電源ラインLVc1は省エネモード時にOFFとなる。レシ-バ72に給電するラインとオプション機器からレシ-バ72に与えられる信号の終端抵抗73に給電するラインを、同一電源ラインLVc3とした。
Claim (excerpt)：
電子機器内のレシーバを介しオプション機器から出力される信号を受信する電子機器のインターフェース回路において、上記電子機器の電源ラインから上記オプション機器に給電し、上記オプション機器の、該給電を受ける電源ラインから、上記電子機器の上記レシ-バに給電することを特徴としたインターフェース回路。
F-Term (6)：
5B011DB22 ,  5B011EA10 ,  5B011EB03 ,  5B011EB08 ,  5B011JA07 ,  5B011LL11
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM