Pat

J-GLOBAL ID：200903032524741819

量子化特性制御装置

Inventor： 小島 雄一 ,  瀬戸 浩昭
Applicant, Patent owner： ソニー株式会社
Agent (1)： 稲本 義雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992092222
Publication number (International publication number)：1993268099
Application date： Mar. 18, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】 複雑な映像と平坦な映像との境界におけるブロック歪を低減する。【構成】 制御量発生回路5のラッチ回路11において、そのクロック端子に供給される蓄積量変化点パルスのタイミングで、バッファメモリ4より供給されたバッファメモリ蓄積量(バッファメモリ4に記憶(蓄積)されたデータ量)Bfがラッチされる。そして、減算器12において、バッファメモリ4より供給されたバッファメモリ蓄積量と、ラッチ回路11にラッチされたバッファメモリ蓄積量との差分、即ちバッファメモリ蓄積量の変化量△Bfが計算される。制御量発生テーブル13において、内蔵するROM(図示せず)にあらかじめ記憶されている変換テーブルが参照され、減算器12より出力されたバッファメモリ蓄積量の変化量△Bfと、バッファメモリ蓄積量Bfとから、量子化回路2が量子化特性を制御するための量子化特性制御量Qcが決定される。

Claim (excerpt)：

量子化特性を制御して、データを量子化する量子化手段と、前記量子化手段により量子化されたデータを一時記憶し、一定の伝送レートで出力する記憶手段と、前記記憶手段のデータの記憶量、および前記記憶量の変化量から、前記量子化手段が前記量子化特性を制御するための制御量を算出する制御量発生手段とを備えることを特徴とする量子化特性制御装置。

IPC (3)：

H03M 7/30 ,  H04N 1/41 ,  H04N 7/13