Pat

J-GLOBAL ID：200903032621621941

半導体装置およびその製造方法

Inventor： 赤松 晋 ,  堀 隆
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 宮井 暎夫
Gazette classification：公開公報
Application number (International application number)：1993058723
Publication number (International publication number)：1994275823
Application date： Mar. 18, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】 パンチスルーを抑制し、短チャネル効果が少なく、かつ基板バイアス効果が小さく、ソースおよびドレインでの接合耐圧が高く、接合容量の少ない半導体装置を提供する。【構成】 第1の導電型の半導体基板1と、この半導体基板1の表面に形成されたゲート絶縁膜2と、このゲート絶縁膜2の表面に選択的に形成されたゲート電極3と、このゲート電極3の両側の前記半導体基板1に選択的に形成された第2の導電型のソースおよびドレイン領域6s,6dと、このソースおよびドレイン領域6s,6dとの間のチャネル領域の両端下部の前記ソースおよびドレイン領域6s,6dの底部近傍位置に選択的に形成された絶縁性領域4s,4dとを備えている。

Claim (excerpt)：

第1の導電型の半導体基板と、この半導体基板の表面に形成されたゲート絶縁膜と、このゲート絶縁膜の表面に選択的に形成されたゲート電極と、このゲート電極の両側の前記半導体基板に選択的に形成された第2の導電型のソースおよびドレイン領域と、このソースおよびドレイン領域の間のチャネル領域の両端下部の前記ソースおよびドレイン領域の底部近傍位置に選択的に形成された絶縁性領域とを備えた半導体装置。