Pat
J-GLOBAL ID：200903032630127437
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1995107188
Publication number (International publication number)：1996306775
Application date： May. 01, 1995
Publication date： Nov. 22, 1996
Summary：
【要約】 (修正有)【目的】 配線間クロストーク容量を減少してデバイス性能の向上を図ることが可能な技術を提供する。【構成】 互いに積層されている第1の絶縁膜5、第3の絶縁膜7及び空間領域9(第2の絶縁膜6が除去されて形成された領域)によって構成された層間絶縁膜10を介して、下層配線4と上層配線8により多層配線が構成されている。このように、層間絶縁膜10の一部に空間領域9が存在していることにより、空気の誘電率が小さい(ほぼ1.0)ので、結果的に配線間クロストーク容量を減少する。
Claim (excerpt)：
半導体基板の表面に形成された下層配線上に層間絶縁膜を介して上層配線が形成されてなる半導体装置であって、前記層間絶縁膜の一部に空間領域が形成されたことを特徴とする半導体装置。
FI (2)：
H01L 21/90 V
, H01L 21/90 N
