Pat

J-GLOBAL ID：200903032687926999

デュアルシンセサイザ装置及びこれを用いた無線装置

Inventor： 塩谷 宏行 ,  斎藤 裕 ,  池田 和彦 ,  宇井 孝
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 役 昌明 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999015308
Publication number (International publication number)：2000216676
Application date： Jan. 25, 1999
Publication date： Aug. 04, 2000
Summary：

【要約】【課題】 簡単な構成で周波数干渉を防止できる小型なデュアルシンセサイザ装置を提供する。【解決手段】 第1PLLシンセサイザ部104aと、第2PLLシンセサイザ部104bと、第1または第2PLLシンセサイザ部の一方の出力信号を選択する選択スイッチ105とを備えるデュアルシンセサイザ装置において、第1及び第2PLLシンセサイザ部の出力信号の周波数を制御するためのデータ信号線106及びクロック信号線107を第1及び第2PLLシンセサイザ部で共用して装置を小型化する。このデータ信号線またはクロック信号線の分岐点と第1及び第2PLLシンセサイザ部との間に特定の周波数帯域を減衰する信号減衰手段を設けることにより、第1及び第2PLLシンセサイザ部の間のアイソレーションが向上し、周波数干渉を防止できる。

Claim (excerpt)：

第1のPLLシンセサイザ部と、第2のPLLシンセサイザ部と、前記第1のPLLシンセサイザ部または第2のPLLシンセサイザ部の一方の出力信号を選択する選択スイッチとを備え、前記第1のPLLシンセサイザ部及び第2のPLLシンセサイザ部の出力信号の周波数を制御するためのデータ信号線及びクロック信号線を前記第1のPLLシンセサイザ部及び第2のPLLシンセサイザ部で共用することを特徴とするデュアルシンセサイザ装置。

IPC (3)：

H03L 7/22 ,  H04B 1/40 ,  H04B 1/26

FI (3)：

H03L 7/22 ,  H04B 1/40 ,  H04B 1/26 R

F-Term (23)：

5J106PP01 ,  5J106QQ05 ,  5J106QQ08 ,  5J106QQ12 ,  5J106RR00 ,  5J106RR01 ,  5J106RR02 ,  5J106RR20 ,  5K011DA07 ,  5K011EA01 ,  5K011KA01 ,  5K011KA05 ,  5K011KA13 ,  5K011KA14 ,  5K020DD03 ,  5K020DD22 ,  5K020GG02 ,  5K020GG04 ,  5K020GG10 ,  5K020GG12 ,  5K020KK01 ,  5K020KK07 ,  5K020LL09