Pat
J-GLOBAL ID：200903032730989487
アクティブマトリックス基板とその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993033646
Publication number (International publication number)：1994250212
Application date： Feb. 23, 1993
Publication date： Sep. 09, 1994
Summary：
【要約】【目的】オフ電流の低い画素TFTと電気的特性の均一なTFTによる周辺回路により、高表示品質、高精細表示を可能とするアクティブマトリックス基板を製造する。【構成】画素TFTをオフセットゲート構造、周辺回路を構成するTFTを標準的なセルフアライン構造とする。
Claim (excerpt)：
絶縁基板上にCMOSで構成される周辺回路内蔵型のアクティブマトリックス基板において、画素TFTはオフセット型のPまたはNチャネル型TFT、周辺回路を構成するNチャネル型TFTとPチャネル型TFTは非オフセット型のTFTで構成されていることを特徴とするアクティブマトリックス基板。
IPC (3)：
G02F 1/136 500
, G02F 1/1345
, H01L 29/784
