Pat

J-GLOBAL ID：200903032733997650

半導体基板及びその製造方法

Inventor： 阿部 秀司
Applicant, Patent owner： ソニー株式会社
Agent (1)： 志賀 富士弥 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991314258
Publication number (International publication number)：1993152306
Application date： Nov. 28, 1991
Publication date： Jun. 18, 1993
Summary：

【要約】【目的】 ゲッタリング層を素子形成表面からの深さを制御性よく形成でき、プロセス中及び半導体装置組立後のゲッタリング効果を高める半導体基板を得んとするものである。【構成】 第1シリコンウエハ11の表面に、ゲッタリング層としてポリシリコン層12を堆積させる。次に、ポリシリコン層12のゲッタリング効果を高めるために、リン(P)を熱拡散させ、その後、第1シリコンウエハ11と第2シリコンウエハ13とを、ポリシリコン層12が中間になるように貼り合せ、900°C以上数時間以上の熱処理を施す。次いで、一方のシリコンウエハの表面から研削・研磨を行ない、ポリシリコン層12が表面から所定の深さとなるように、設定する。基板の素子形成領域に近い位置(深さ)にゲッタリング層を形成できるため、ゲッタリング効果が高まる。

Claim (excerpt)：

2枚の半導体ウエハを貼り合わせて成り、これら半導体ウエハの貼合せ境界部にゲッタリング層を有することを特徴とする半導体基板。

IPC (2)：

H01L 21/322 ,  H01L 21/304 321