Pat

J-GLOBAL ID：200903032868985733

半導体装置の製造方法

Inventor： 水村 章
Applicant, Patent owner： ソニー株式会社
Agent (1)： 高月 亨
Gazette classification：公開公報
Application number (International application number)：1994340368
Publication number (International publication number)：1996186251
Application date： Dec. 28, 1994
Publication date： Jul. 16, 1996
Summary：

【要約】【目的】 ゲート形成部上のフォトレジストをパターニングして該パターニングしたレジストをマスクに加工を行うレジスト工程と、ゲートの側壁にサイドウォールを形成する工程を有する半導体装置の製造方法において、反射防止膜としてSiON膜を用いる場合も、サイドウォールの形状の劣化や、ゲート絶縁膜のサイドエッチングなどの不都合の生じない半導体装置の製造方法を提供する。【構成】 ?@少なくともゲート形成部上に反射防止膜としてSiON膜4aを成膜した後、レジスト8を用いてレジスト工程を行い、レジスト除去後サイドウォール5を形成し、該サイドウォール5とエッチング比のとれる条件でSiON膜4をエッチングし、その後サイドウォール5の整形用加工を行う。?Aレジスト除去後SiON膜を除去するとともにレジスト工程により形成された無機マスクを用いてゲートを形成し、その後サイドウォールを形成する。

Claim (excerpt)：

ゲート形成部上のフォトレジストをパターニングして該パターニングしたレジストをマスクに加工を行うレジスト工程と、ゲートの側壁にサイドウォールを形成する工程を有する半導体装置の製造方法において、少なくともゲート形成部上に反射防止膜として酸化窒化シリコン膜を成膜した後上記レジスト工程を行い、レジスト除去後サイドウォールを形成し、該サイドウォールとエッチング比のとれる条件で酸化窒化シリコン膜をエッチングし、その後サイドウォールの整形用加工を行うことを特徴とする半導体装置の製造方法。