Pat
J-GLOBAL ID：200903032893163292
強誘電体メモリ
Inventor：
Applicant, Patent owner：
,
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992307149
Publication number (International publication number)：1994163846
Application date： Nov. 17, 1992
Publication date： Jun. 10, 1994
Summary：
【要約】【目的】本発明は、非線形電流電圧特性を有する2端子素子をシリコン材料を用いて、整合性を図られた非線形抵抗体と強誘電体セルを層状に積層した強誘電体メモリを提供することを目的とする。【構成】本発明は、情報を記憶する強誘電体層5及び、別個に形成され、前記強誘電体層5に積層されたnpn形もしくはpnp形に構成された双方向性シリコンダイオード層6からなる層状構造のメモリセル部と、マトリックス状に配置されたメモリセル部の上下を互いに直交する方向で形成された上部ストライプ電極4と下部ストライプ電極3とが、表面にシリコン酸化層(SiO2 )2を有するシリコン半導体基板1上に形成され、さらに各メモリセルを電気的に絶縁するためのPSG等の層間絶縁膜7が充填するように形成された強誘電体メモリである。
Claim (excerpt)：
マトリックス状に配置され、情報が格納される強誘電体セルからなる記憶手段と、前記記憶手段の各強誘電体セルの一主面上に層状構造に積層された、非線形電流特性を有し、pnp形もしくはnpn形に積層された2端子素子の双方向性シリコンダイオードからなるスイッチング手段と、前記記憶手段の強誘電体セルの他主面に形成された下部ストライプ電極及び、前記スイッチング手段の双方向性シリコンダイオード上に、前記下部ストライプ電極に対して互いに直交するように形成された上部ストライプ電極とからなる選択手段とを具備することを特徴とする強誘電体メモリ。
IPC (2)：
H01L 27/10 451
, G11C 11/22
