電力用半導体装置

Inventor：
Applicant, Patent owner：
Agent (1)：鈴江武彦
Gazette classification：公開公報
Application number (International application number)：1996049033
Publication number (International publication number)：1996340103
Application date： Mar. 06, 1996
Publication date： Dec. 24, 1996
Summary：

【要約】【課題】IGBTを有する電力用半導体装置のオン電圧、安全動作領域及びラッチアップ耐量を改善する。【解決手段】電力用半導体装置は複数のIGBTを具備し、ゲート電極6及びソース電極8が交互に配設される。隣り合う2つのIGBT101、102においては、ゲート電極6がソース電極8、8間に位置し、次に隣り合う2つのIGBT102、103においては、ソース電極8がゲート電極6、6間に位置する。ゲート電極6の幅をLG 、P型ベース層3の深さをDB 、P型ベース層3とP型エミッタ層1とで挟まれた部分のN型ベース層1の厚さをWB 、隣接するゲート電極6間の距離をLS とした時、60μm≦LG 、5≦LG /LS 、及び1≦LG 2 /(DB ・WB )≦9の条件が満される。

Claim (excerpt)：

並設された複数の回路素子を有する電力用半導体装置であって、前記回路素子の夫々が、第1導電型エミッタ層と、前記第1導電型エミッタ層上に配設された第2導電型ベース層と、前記第2導電型ベース層の表面内に形成された第1導電型ベース層と、前記第1導電型ベース層の表面内に形成された第2導電型ソース層と、前記第2導電型ソース層と前記第2導電型ベース層とで挟まれた前記第1導電型ベース層上にゲート絶縁膜を介して配設されたゲート電極部分と、前記第2導電型ソース層及び前記第1導電型ベース層にコンタクトするソース電極部分と、前記第1導電型エミッタ層にコンタクトするドレイン電極部分と、を具備し、前記ゲート電極部分は、前記回路素子の2つの回路素子ごとに一体化されてゲート電極を構成し、前記ゲート電極の幅をLG 、前記第1導電型ベース層の深さをDB 、前記第1導電型ベース層と前記第1導電型エミッタ層とで挟まれた部分の前記第2導電型ベース層の厚さをWB 、前記ゲート電極間の距離をLS とした時、60μm≦LG 、5≦LG /LS 、及び1≦LG 2 /(DB ・WB )≦9の条件を満たすことを特徴とする電力用半導体装置。

Patent cited by the Patent：

Cited by applicant (2)

特開昭63-249374
特開昭62-150769

Cited by examiner (4)

特開昭63-249374
特開昭63-249374
特開昭62-150769

Show all

Return to Previous Page