Pat

J-GLOBAL ID：200903032915969750

半導体装置の製造方法

Inventor： 粟屋 信義 ,  有田 睦信
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 谷 義一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992188136
Publication number (International publication number)：1994037038
Application date： Jul. 15, 1992
Publication date： Feb. 10, 1994
Summary：

【要約】【目的】 銅を配線主材料として用い、かつ層間絶縁膜と銅との密着性向上のための中間金属層を有する半導体の配線形成工程において、選択性を充分に維持しつつ、自然酸化膜が除去されたビア底面の銅の上に銅の選択成長を行うことができ、形状的、かつ電気的に制御性のよいビアホール埋め込みを実現する。【構成】 ビア底面に銅を露出した後、化学気相成長装置内でアセチルアセトン誘導体のガスを導入し、絶縁膜表面を不活性化した後に、水素を導入して銅の表面の自然酸化膜を還元するという一連の工程を、銅の選択成長反応の前に行う。

Claim (excerpt)：

銅を配線主材料として用いる半導体装置の配線形成工程において、第1層金属配線上の層間絶縁膜にビアホールを開孔して第1層配線の銅を露出した試料を、水酸基またはケトン基とフッ素化アルキル基を有する気相の有機物にさらす第1の前処理工程と、水素ガスにより露出した銅の自然酸化膜を還元する第2の前処理工程とを経た後、化学気相成長法による銅の選択成長を行って前記ビアホールの埋め込みを行うことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/90