Pat

J-GLOBAL ID：200903032959617621

割り込み制御方法および割り込み制御機構

Inventor： 福島 哲哉
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1997231407
Publication number (International publication number)：1999073332
Application date： Aug. 27, 1997
Publication date： Mar. 16, 1999
Summary：

【要約】【課題】 割り込み優先順位が動的に再構成可能であり、かつ割り込み処理内容も再構成可能である割り込み制御方法および割り込み制御機構を提供する。【解決手段】 命令駆動型ディジタル回路の割り込み制御機構であって、割り込み優先順位がそれぞれ付与された複数個の割り込み信号入力端子A’、B’を有する割り込み制御回路11を少なくとも具備し、複数個の割り込み信号入力端子への割り込み信号発生時にそれぞれ所定の割り込みベクタの指定する割り込み処理手続きを実行するプロセッサー12と、このプロセッサー12内部あるいは外部から入力される割り込み再構成回路制御信号Cin、Cextに基づき、複数個の割り込み要求A、Bと複数個の割り込み信号入力端子A’、B’との結合を変更可能な割り込み再構成回路10を備えて構成する。

Claim (excerpt)：

命令駆動型ディジタル回路の割り込み制御機構であって、割り込み優先順位がそれぞれ付与された複数個の割り込み信号入力端子を有する割り込み制御回路を少なくとも具備し、かつ前記複数個の割り込み信号入力端子への割り込み信号発生時にそれぞれ所定の割り込みベクタの指定する割り込み処理手続きを実行するプロセッサーと、前記プロセッサーの外部から入力される割り込み再構成回路制御信号に基づき、複数個の割り込み要求と前記複数個の割り込み信号入力端子との結合を変更可能な割り込み再構成回路を備えて構成されたことを特徴とする命令駆動型ディジタル回路の割り込み制御機構。

IPC (2)：

G06F 9/46 322 ,  G06F 9/46 311

FI (2)：

G06F 9/46 322 E ,  G06F 9/46 311 Z