Pat

J-GLOBAL ID：200903033000299805

半導体基板の研磨方法

Inventor： 楠山 幸一 ,  岩崎 靖和 ,  内山 誠
Applicant, Patent owner： 日産自動車株式会社
Agent (1)： 永井 冬紀
Gazette classification：公開公報
Application number (International application number)：1995291228
Publication number (International publication number)：1997134904
Application date： Nov. 09, 1995
Publication date： May. 20, 1997
Summary：

【要約】【課題】 研磨厚さを精度よく制御し、複数の半導体基板を同時に研磨する場合でも、各半導体基板を均一に研磨する。【解決手段】 研磨の初期段階では、半導体基板3中に不動態膜が形成されない程度の電圧を、半導体基板3と研磨盤1との間に印加する。研磨厚さが規定値に達すると、印加する電圧を高くして半導体基板3の研磨盤1に接触する面に不動態膜を形成する。不動態膜はもとの半導体基板3に比べて研磨速度が遅いため、不動態膜の形成位置を研磨の終端位置に設定できる。以上により、半導体基板3中に酸化膜ストッパを形成しなくてすむため、結晶欠陥の発生と半導体基板3のそりを防止できる。また、電圧を印加しながら研磨をすることで、マイクロピラミッドの形成を防止しつつ電気化学エッチング効果による研磨速度の向上を図れる。

Claim (excerpt)：

半導体基板に研磨盤を接触させ、前記半導体基板または前記研磨盤を回転させて前記半導体基板の研磨を行う半導体基板の研磨方法において、前記半導体基板に第1の電極を接続し、前記研磨盤に第2の電極を接続し、前記半導体基板の研磨厚さが予め定めた規定値に達すると、前記半導体基板の前記研磨盤に接触される面の研磨速度が所定速度以下となるように前記第1および第2の電極間に所定レベルの電圧を印加することを特徴とする半導体基板の研磨方法。

IPC (5)：

H01L 21/306 ,  B24B 1/00 ,  B24B 37/04 ,  H01L 21/304 321 ,  H01L 21/3063

FI (6)：

H01L 21/306 U ,  B24B 1/00 A ,  B24B 37/04 Z ,  H01L 21/304 321 M ,  H01L 21/306 L ,  H01L 21/306 M