Pat

J-GLOBAL ID：200903033180017675

半導体集積回路

Inventor： 岡辺 雅臣 ,  東 憲吾
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1992046256
Publication number (International publication number)：1993218201
Application date： Jan. 30, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 クロック分配回路を有する半導体集積回路において、RAM・ROM、メガセル等を配置してもレイアウトによりクロック分配系の配線に影響を与えず、しかも高速なクロック分配方式を提供することのできる半導体集積回路を得る。【構成】 2層以上の配線プロセスを用い、最上層部の配線層をクロック分配系専用の配線層として構成する。また、クロック分配系配線層とその他のロジック配線層とを分離する構成となっており、下層部の単数および複数配線層でRAM・ROM、メガセル、ランダムロジック等を構成し、上層部の単数および複数配線層でクロック分配系配線を構成する。

Claim (excerpt)：

基板上に形成された複数の機能回路と、該各機能回路に種々の信号を供給するための配線とを有する半導体集積回路において、上記配線は、上記各機能回路にクロック信号を供給するための第1の配線層と、上記第1の配線層とは電気的に分離された、クロック信号以外の信号を上記各機能回路に供給する第2の配線層とから構成されていることを特徴とする半導体集積回路。

IPC (3)：

H01L 21/82 ,  H01L 27/118 ,  H01L 27/04

FI (2)：

H01L 21/82 W ,  H01L 21/82 M