Pat

J-GLOBAL ID：200903033182418200

半導体装置の製造方法および半導体装置

Inventor： 小野 寿子 ,  須黒 恭一 ,  新山 広美 ,  田村 仁 ,  林 久貴 ,  南幅 学 ,  青山 知憲 ,  飯島 匡
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1994249984
Publication number (International publication number)：1995307338
Application date： Sep. 19, 1994
Publication date： Nov. 21, 1995
Summary：

【要約】【目的】埋込み配線の形成方法を簡略化し、埋込み配線の形成方法に起因する信頼性の低下を防止すること。【構成】層間絶縁膜2の表面に配線溝を形成する工程と、層間絶縁膜2上に配線材料を異方性堆積し、配線溝の深さよりも薄い配線材料膜5を形成する工程と、この配線材料膜5上に表面保護膜7を形成する工程と、配線溝の外に形成された配線材料膜5および表面保護膜7を選択的に除去する工程とを有している。

Claim (excerpt)：

絶縁膜の表面に配線溝を形成する工程と、前記配線溝の底面および前記配線溝以外の前記絶縁膜の表面に選択的に配線材料を堆積し、前記配線溝の深さよりも薄い配線材料膜を形成する工程と、全面に保護膜を形成する工程と、前記配線溝以外の前記絶縁膜の表面に形成された前記配線材料膜および前記保護膜を選択的に除去する工程とを有してなることを特徴とする半導体装置の製造方法。