Pat
J-GLOBAL ID:200903033290017026

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 稲岡 耕作 (外2名)
Gazette classification:公開公報
Application number (International application number):1998361218
Publication number (International publication number):2000183065
Application date: Dec. 18, 1998
Publication date: Jun. 30, 2000
Summary:
【要約】【課題】金属配線にディッシングが生じることを防止する。【解決手段】図1(f) に示すように、金属配線膜6の表面の凹部3と対向する領域に、フォトリソグラフィ技術によって、SiO2からなるパターニング用マスク7を形成する。そして、このパターニング用マスク7でマスキングされた部分以外のバリアメタル膜4、シード膜5および金属配線膜6を除去すべく、たとえばウエットエッチングによるパターニングを行う。その後、たとえばウエットエッチングにより、図1(h) に示すように、パターニング用マスク7を除去する。つづいて、CMP処理が行われることにより、凹部3上の金属配線膜6が化学的および物理的に削られていき、図1(i) に示すように、金属配線膜6の表面と絶縁膜2の凹部3外の表面とがほぼ面一になると、このCMP処理が終了される。
Claim (excerpt):
半導体基板上に形成された絶縁膜の表面に金属配線を配設するための方法であって、上記絶縁膜に凹部を形成する工程と、この凹部が形成された絶縁膜上に金属配線材料からなる金属配線膜を積層する工程と、上記絶縁膜の凹部外の表面領域上に積層された金属配線膜を選択的に除去する工程と、この金属配線膜の選択除去後に、上記凹部の上方に積層された金属配線膜を、化学的機械的研磨法により研磨する工程とを含むことを特徴とする半導体装置の製造方法。
FI (3):
H01L 21/88 B ,  H01L 21/88 R ,  H01L 21/88 K
F-Term (22):
5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ28 ,  5F033QQ48 ,  5F033RR04 ,  5F033SS11 ,  5F033XX01
Patent cited by the Patent:
Cited by examiner (1)
  • 半導体装置の製造方法
    Gazette classification:公開公報   Application number:特願平10-038311   Applicant:日本電気株式会社

Return to Previous Page