Pat
J-GLOBAL ID：200903033291155376
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1994171432
Publication number (International publication number)：1996037233
Application date： Jul. 22, 1994
Publication date： Feb. 06, 1996
Summary：
【要約】【目的】 本発明の目的は、レジストを用いないリフトオフ方式による半導体装置の製造方法を提供することにある。【構成】 本発明の半導体装置の製造方法は、半導体基板にエッチング液に対するエッチング速度が異なる絶縁膜を3層以上形成する工程と、前記絶縁膜の最上層の絶縁膜上にフォトレジストを塗布し、所定のパターンを形成する工程と、エッチングにより前記絶縁膜にオーバーハング形状を有する開口部を形成した後、前記半導体基板の表面に金属層を被着する工程と、前記絶縁膜の最上層の絶縁膜を除去するとともに、この絶縁膜上に被着された金属層を除去する工程を有することを特徴とするものである。
Claim (excerpt)：
半導体基板にエッチング液に対するエッチング速度が異なる絶縁膜を3層以上形成する工程と、前記絶縁膜の最上層の絶縁膜上にフォトレジストを塗布し、所定のパターンを形成する工程と、エッチングにより前記絶縁膜にオーバーハング形状を有する開口部を形成した後、前記半導体基板の表面に金属層を被着する工程と、前記絶縁膜の最上層の絶縁膜を除去するとともに、この絶縁膜上に被着された金属層を除去する工程を有することを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/768
, H01L 21/027
H01L 21/90 K
, H01L 21/30 573
, H01L 21/30 576
Cited by examiner (8)
Show all
Return to Previous Page
