Pat
J-GLOBAL ID:200903033314156995

半導体装置及びその製造方法並びにその実装構造

Inventor:
Applicant, Patent owner:
Agent (1): 杉村 次郎
Gazette classification:公開公報
Application number (International application number):1995114066
Publication number (International publication number):1996288293
Application date: Apr. 17, 1995
Publication date: Nov. 01, 1996
Summary:
【要約】【目的】 回路基板上に実装する半導体チップの封止を実装前に行うことにより、封止を実装後に行った場合の問題点を解決する。【構成】 上面に突起電極12が設けられたウェーハ11の上面にスピンコートにより樹脂封止膜16を突起電極12の上部が露出するように被覆させる。次に、樹脂封止膜16を加熱して硬化させる。次に、ウェーハ11をダイシングストリート13に沿ってダイシングして個々のチップに分割すると、図2において一部を拡大して示すような半導体装置17が得られる。
Claim (excerpt):
半導体チップと、この半導体チップの一の面に設けられた突起電極と、前記半導体チップの一の面に前記突起電極の上部が露出するように被覆された樹脂封止膜とを具備することを特徴とする半導体装置。
IPC (2):
H01L 21/321 ,  H01L 21/60 311
FI (3):
H01L 21/92 602 L ,  H01L 21/60 311 Q ,  H01L 21/92 604 S
Patent cited by the Patent:
Cited by examiner (7)
  • 半導体装置の実装方法
    Gazette classification:公開公報   Application number:特願平10-112853   Applicant:カシオ計算機株式会社
  • 特開平3-073534
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平3-211207   Applicant:ソニー株式会社
Show all

Return to Previous Page