Pat

J-GLOBAL ID：200903033321731636

半導体基板の製造方法

Inventor： 大島 久純 ,  松井 正樹 ,  山内 庄一 ,  小野田 邦広
Applicant, Patent owner： 株式会社デンソー
Agent (1)： 佐藤 強
Gazette classification：公開公報
Application number (International application number)：1997119228
Publication number (International publication number)：1998308355
Application date： May. 09, 1997
Publication date： Nov. 17, 1998
Summary：

【要約】【課題】 絶縁膜上の単結晶シリコン膜としてダメージや汚染の少ない品質の良いSOI基板を得ることができるようにする。【解決手段】 (a)単結晶シリコン基板14の表面に水素イオンを注入して表層近傍にイオン注入層15を形成する。(b)単結晶シリコン基板14の表層部分14aを種としてMBE法によりダメージや汚染のない単結晶シリコン膜13を形成する。(c)シリコン基板14のシリコン膜13側をベースシリコン基板12の酸化膜12aを形成した面側に対向させて貼り合わせる。この後、熱処理でイオン注入層15部分から剥離し、表層部分14aを研磨により除去してシリコン膜13を露出させ、これによりSOI基板11を得る。ダメージを受けた表層部分14aを用いない素子形成用の単結晶シリコン膜13が得られ、単結晶シリコン基板14は、ごく表層部のみを消費するのでリサイクルできる。

Claim (excerpt)：

素子形成用の半導体層(13)を支持基板(12)上に絶縁状態で設けてなる半導体基板(11)の製造方法において、前記半導体層(13)を形成するための半導体層用基板(14)の表面から所定深さにイオン注入を行なってイオン注入層(15)を形成するイオン注入工程(P1)と、この半導体層用基板(14)の表面に単結晶の半導体層(13)を前記イオン注入工程にて注入されたイオンが脱離する温度よりも低い温度で成膜する半導体層形成工程(P2)と、前記支持基板(12)に対して前記半導体層用基板(14)の単結晶の半導体層(13)側を貼り合わせる貼り合わせ工程(P3)と、前記半導体層用基板(14)および前記支持基板(12)に熱処理を行なって前記イオン注入層(15)により形成される剥離用欠陥層部分で前記半導体層用基板(14)を剥離する剥離工程(P4)と、この剥離工程(P4)による剥離面を研磨する剥離面研磨工程(P5)とを設けたことを特徴とする半導体基板の製造方法。

IPC (3)：

H01L 21/265 ,  H01L 21/02 ,  H01L 27/12

FI (3)：

H01L 21/265 Q ,  H01L 21/02 B ,  H01L 27/12 B