Pat
J-GLOBAL ID：200903033360906648

半導体装置及び半導体装置の製造方法

Inventor：
古畑 智之

About 古畑 智之


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
Gazette classification：公開公報
Application number (International application number)：2003070549
Publication number (International publication number)：2004281690
Application date： Mar. 14, 2003
Publication date： Oct. 07, 2004
Summary：
【課題】NBTI特性等の劣化を抑制するPMOSFETを実現する。【解決手段】半導体装置は、半導体基板と、半導体基板上に設けられたゲート酸化膜と、ゲート酸化膜上に設けられたゲート電極と、半導体基板内のnウエル領域に形成され、それぞれP-のオフセット領域を有する2つのP+のソース/ドレイン拡散領域とを有する、Pチャネル型MOS電界効果トランジスタである。ゲート電極、ゲート酸化膜及びオフセット領域の少なくとも一つに弗素が含有されている。【選択図】図9
Claim (excerpt)：
半導体基板と、 該半導体基板上に設けられたゲート酸化膜と、 前記ゲート酸化膜上に設けられたゲート電極と、 前記半導体基板内のnウエル領域に形成され、それぞれP-のオフセット領域を有する2つのP+のソース/ドレイン拡散領域とを有する、Pチャネル型MOS電界効果トランジスタを含む半導体装置であって、 前記ゲート電極、前記ゲート酸化膜及び前記オフセット領域の少なくとも一つに弗素が含有されていることを特徴とする半導体装置。
IPC (5)：
H01L29/78 ,  H01L21/28 ,  H01L21/283 ,  H01L29/423 ,  H01L29/49
FI (5)：
H01L29/78 301G ,  H01L21/28 301D ,  H01L21/283 Z ,  H01L29/58 G ,  H01L29/78 301S
F-Term (60)：
4M104AA01 ,  4M104BB01 ,  4M104BB25 ,  4M104BB39 ,  4M104BB40 ,  4M104CC05 ,  4M104DD04 ,  4M104DD37 ,  4M104DD55 ,  4M104DD63 ,  4M104DD84 ,  4M104EE03 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F140AA02 ,  5F140AA06 ,  5F140AA39 ,  5F140AC01 ,  5F140BA01 ,  5F140BC06 ,  5F140BD09 ,  5F140BD17 ,  5F140BE03 ,  5F140BE07 ,  5F140BE15 ,  5F140BE17 ,  5F140BE18 ,  5F140BE19 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF38 ,  5F140BG08 ,  5F140BG12 ,  5F140BG28 ,  5F140BG32 ,  5F140BG34 ,  5F140BG37 ,  5F140BG43 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BH22 ,  5F140BH42 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK06 ,  5F140BK13 ,  5F140BK21 ,  5F140BK22 ,  5F140BK34 ,  5F140CB08 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CF04
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM