半導体集積回路

Inventor： ,
Applicant, Patent owner：
Agent (2)：小川勝男 , 田中恭助
Gazette classification：公開公報
Application number (International application number)：2004047508
Publication number (International publication number)：2005243059
Application date： Feb. 24, 2004
Publication date： Sep. 08, 2005
Summary：

【課題】 3トランジスタ型ダイナミックセルにおける蓄積トランジスタを通じて流れるリーク電流などに伴う電力を待機時に低減すること。【解決手段】メモリアレイを構成する複数の3トランジスタ型ダイナミックセル内の蓄積トランジスタのソース電極を接続し、電源端子との間にスイッチを設ける。動作時には上記スイッチを導通し、待機時には非導通とすることにより待機時のリーク電流を遮断する。【選択図】図1

Claim (excerpt)：

ゲート容量に電荷を蓄積する蓄積トランジスタと、上記蓄積トランジスタのゲート電極に書き込みビット線から電荷を書き込むための書き込みトランジスタと、読み出しビット線と蓄積トランジスタのドレインとの導通を制御するための選択トランジスタとからなるメモリセルと、上記蓄積トランジスタのソース電極と電源との間にスイッチング素子とを有することを特徴とする半導体集積回路。

IPC (3)：

G11C11/402 , H01L21/8242 , H01L27/108

FI (2)：

G11C11/34 352F , H01L27/10 321

F-Term (16)：

5F083AD02 , 5F083AD03 , 5F083AD69 , 5F083GA06 , 5M024AA06 , 5M024AA14 , 5M024BB02 , 5M024BB30 , 5M024BB37 , 5M024CC03 , 5M024CC13 , 5M024CC64 , 5M024PP01 , 5M024PP03 , 5M024PP05 , 5M024PP07

Patent cited by the Patent：

Cited by applicant (2)

3トランジスタ型DRAM
Gazette classification：公開公報 Application number：特願平10-177556 Applicant：ソニー株式会社
USP6576943

Cited by examiner (5)

半導体記憶装置
Gazette classification：公開公報 Application number：特願2001-063747 Applicant：株式会社日立製作所
半導体記憶装置
Gazette classification：公開公報 Application number：特願2003-044628 Applicant：株式会社半導体理工学研究センター
特開平4-355297

Show all

Return to Previous Page