Pat
J-GLOBAL ID：200903033606878061
省電力回路
Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2003383558
Publication number (International publication number)：2005151659
Application date： Nov. 13, 2003
Publication date： Jun. 09, 2005
Summary：
【課題】 本発明は、主スイッチング素子が発振及び停止を繰り返し、且つ遅延時間を変えることにより待機消費電力を削減する新規の省電力回路を提供する。【解決手段】 交流電源CN1の両端それぞれに直列コンデンサC2,C3を接続し、これら直列コンデンサC2,C3を第二の整流ブリッジD2の直流端子に接続し、この第二の整流ブリッジD2の直流端子に整流コンデンサC5を接続し、この整流コンデンサC5の両端に、主スイッチング素子Q1のスイッチングのタイミングを制御する制御回路IC1を接続し、この制御回路IC1の出力端子を主スイッチング素子Q1のゲート端子に接続し、この主スイッチング素子Q1のソース端子にトランスT1の第三巻線の一端及び整流ブリッジD1及び第二の整流ブリッジD2の一方の直流端子を接続し、この第三巻線の他端に制御回路IC1の電源入力端子を接続してあることを特徴とする省電力回路。【選択図】図1
Claim (excerpt)：
交流電源に整流ブリッジの交流端子を接続し、この整流ブリッジの一方の直流端子に一次-二次間が絶縁されたトランスの一次巻線の一端を接続し、前記整流ブリッジの他方の直流端子にパワーMOSFETで構成した主スイッチング素子を介して、前記トランスの一次巻線の他端を接続してある省電力回路であって、前記交流電源の一端又は/及び他端に直列コンデンサの一端を接続し、この直列コンデンサの他端を第二の整流ブリッジの一方又は/及び他方の交流端子に接続してあり、この第二の整流ブリッジの直流端子に整流コンデンサを接続し、この整流コンデンサの両端に、前記主スイッチング素子のスイッチングのタイミングを制御する制御回路を接続し、この制御回路の出力端子を前記主スイッチング素子のゲート端子に接続し、この主スイッチング素子のソース端子に前記トランスの第三巻線の一端及び前記整流ブリッジ及び第二の整流ブリッジの一方の直流端子を接続し、この第三巻線の他端に前記制御回路の電源入力端子を接続してあることを特徴とする省電力回路。
IPC (1)：
FI (2)：
F-Term (11)：
5H730AA14
, 5H730AS01
, 5H730BB43
, 5H730BB57
, 5H730CC01
, 5H730DD04
, 5H730EE02
, 5H730EE07
, 5H730FD25
, 5H730VV01
, 5H730XC02
Cited by examiner (2)
-
電源回路
Gazette classification：公開公報
Application number：特願平9-230679
Applicant：株式会社日立製作所
-
電源装置
Gazette classification：公開公報
Application number：特願平6-096526
Applicant：株式会社リコー
Return to Previous Page
