Pat

J-GLOBAL ID：200903033705728454

半導体装置及びその製造方法

Inventor： 森下 泰之
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1991206564
Publication number (International publication number)：1993029315
Application date： Jul. 23, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】 半導体装置のメッキ法による配線形成工程において、段差の小さい平坦な配線を得ることを目的とする。【構成】 半導体素子上に形成された配線3の上に層間絶縁膜4を形成して平坦にした後導電膜5と絶縁膜9を順に被着する。その後スルーホール8を開け、再び導電膜10及び絶縁膜11を被着し、エッチバックして、スルーホール8の側壁部のみに残るようにする。その後、スルーホール部をメッキ埋設した後、再びエッチバックして、はじめに被着した導電膜5及び後から被着した側壁部の導電膜10及び下層配線3に給電して上層配線7をメッキ成長させる。

Claim (excerpt)：

上層配線と下層配線を分離する層間絶縁膜に対し下層配線上の所望の位置に凹形溝状の下層配線まで達するスルーホールが開口され、その凹形溝状スルーホール内部が前記層間絶縁膜表面と概ね同じ高さになるように導体により埋込まれ、更に前記層間絶縁膜及びスルーホール内部に埋込まれた導体上に上層配線が形成された構造を有することを特徴とする半導体装置。

IPC (2)：

H01L 21/3205 ,  H01L 21/90

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-164241
  
• 特開平3-270234
  
• 特開昭63-127550