Pat

J-GLOBAL ID：200903033721060390

薄膜トランジスタおよびその製造方法

Inventor： 伊藤 政隆
Applicant, Patent owner： シャープ株式会社
Agent (1)： 原 謙三
Gazette classification：公開公報
Application number (International application number)：1996291896
Publication number (International publication number)：1998135467
Application date： Nov. 01, 1996
Publication date： May. 22, 1998
Summary：

【要約】【課題】 TFTのオフ電流を低減する。ゲート電極5の断線、短絡等を低減し、オフセット構造のTFTの信頼性、安定性を従来よりも向上させる。【解決手段】 ガラス基板1上にバッファ層2を介して多結晶シリコンから成る半導体層3が設けられる。この半導体層3において、ソース領域3aとチャネル部3cとの間、ドレイン領域3bとチャネル部3cとの間に、それぞれ高抵抗のオフセット部3d、3eが設けられる。そして、半導体層3のチャネル部3c上に、ゲート絶縁膜4aが設けられ、このゲート絶縁膜4a上に、該ゲート絶縁膜4aを覆うようにゲート絶縁膜4bが設けられる。このゲート絶縁膜4bの表面は、例えばスピンコート法により平坦化される。該ゲート絶縁膜4bは、例えばポリイミド系の絶縁性樹脂で構成され、ゲート絶縁膜4aよりも比誘電率は低い。ゲート絶縁膜4b上には、ゲート絶縁膜4aを覆うようにゲート電極5が設けられる。

Claim (excerpt)：

絶縁性基板上にチャネルとなる半導体層、ゲート絶縁層、ゲート電極がこの順で積層された薄膜トランジスタにおいて、上記ゲート絶縁層の少なくとも一部は、誘電率の異なる2つ以上の絶縁膜が積層されて成り、該絶縁膜の少なくとも1つは絶縁性樹脂から成ることを特徴とする薄膜トランジスタ。

IPC (3)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (5)：

H01L 29/78 617 U ,  G02F 1/136 500 ,  H01L 29/78 616 A ,  H01L 29/78 617 T ,  H01L 29/78 617 A