Pat

J-GLOBAL ID：200903033844670142

半導体装置及びその製造方法

Inventor： 福住 嘉晃
Applicant, Patent owner： 株式会社東芝
Agent (1)： 伊丹 勝
Gazette classification：公開公報
Application number (International application number)：1998268748
Publication number (International publication number)：2000100943
Application date： Sep. 22, 1998
Publication date： Apr. 07, 2000
Summary：

【要約】【課題】 微細化しても寄生容量を増大させることのないように配線層とこれに自己整合されたコンタクトを形成した半導体装置とその製造方法を提供する。【解決手段】 素子形成されたシリコン基板101を覆う層間絶縁膜102にシリコン窒化膜103を形成して第1の溝を加工し、シリコン窒化膜105を堆積してエッチバックすることにより、側壁に残す。シリコン窒化膜103,105をマスクとして層間絶縁膜102をエッチングして第2の溝106を加工し、この溝106に配線層107を埋め込む。シリコン窒化膜108を堆積し、CMP処理を行って、配線層107の上を覆って平坦化されたシリコン窒化膜105,108からなるキャップ層109を形成する。キャップ層109がエッチングストッパとなる条件で層間絶縁膜102をエッチングして、配線層107に隣接する位置に配線層107に自己整合されたコンタクト孔を形成する。

Claim (excerpt)：

半導体基板と、この半導体基板に形成された層間絶縁膜と、この層間絶縁膜に埋め込まれた配線層と、この配線層の上面を覆って且つ配線層の側方に張り出した形に形成された、前記層間絶縁膜とは異種の絶縁材料からなるキャップ層と、前記層間絶縁膜の前記配線層に隣接する位置に前記キャップ層により規定された側面をもって形成されたコンタクト孔に形成された導体層と、を有することを特徴とする半導体装置。

IPC (4)：

H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78

FI (4)：

H01L 21/90 D ,  H01L 27/10 621 Z ,  H01L 27/10 681 B ,  H01L 29/78 301 G

F-Term (52)：

5F033AA15 ,  5F033AA19 ,  5F033AA29 ,  5F033AA32 ,  5F033AA34 ,  5F033AA35 ,  5F033AA52 ,  5F033AA54 ,  5F033AA61 ,  5F033AA62 ,  5F033AA64 ,  5F033AA66 ,  5F033BA15 ,  5F033BA25 ,  5F033CA04 ,  5F033DA07 ,  5F033DA13 ,  5F033DA15 ,  5F033EA25 ,  5F033EA28 ,  5F033EA33 ,  5F033FA03 ,  5F040DA01 ,  5F040DB01 ,  5F040DB09 ,  5F040DC01 ,  5F040EC07 ,  5F040EH02 ,  5F040EH08 ,  5F040EJ08 ,  5F040EJ09 ,  5F040FC22 ,  5F040FC28 ,  5F083AD24 ,  5F083AD31 ,  5F083AD48 ,  5F083AD49 ,  5F083GA03 ,  5F083KA01 ,  5F083KA05 ,  5F083MA02 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083PR03 ,  5F083PR06 ,  5F083PR07 ,  5F083PR09 ,  5F083PR10 ,  5F083PR21 ,  5F083PR29 ,  5F083PR40