Pat
J-GLOBAL ID：200903034035232050
元素半導体基板上の絶縁膜/化合物半導体積層構造
Inventor：
Applicant, Patent owner：
Agent (1)：
本庄 伸介
Gazette classification：公開公報
Application number (International application number)：1992118191
Publication number (International publication number)：1993291156
Application date： Apr. 10, 1992
Publication date： Nov. 05, 1993
Summary：
【要約】【目的】 IV族半導体単結晶基板上で高品質かつ大面積なIII-V族化合物半導体単結晶表面を有する絶縁膜/III-V族化合物半導体積層構造を得る。【構成】 Si基板1の上に設けられたSiO2 膜2にはSi基板1まで貫通する複数の開口部が近接して設けられており、SiO2 膜2はこれら開口部をシードとして順次成長したGaAsバッファ層3、InGaAs/GaAs歪超格子層4およびGaAs層5によって埋め込まれている。このときGaAs/Si界面で発生した転位6はInGaAs/GaAs歪超格子層4によって面内方向に曲げられ、SiO2 膜2の開口部側壁に到達して消滅する。従ってこの様な構造では、開口部の面内方向の大きさを十分に小さく設定しておくことで複数の転位間の相互作用による転位の増殖と再上昇を阻止することができるため、GaAs成長層5の表面まで転位が貫通することがない。
Claim (excerpt)：
IV族単結晶基板上に非晶質絶縁膜およびIII-V化合物半導体単結晶薄膜が交互に積層されてなる積層体を含み、表面はIII-V族化合物半導体単結晶である積層構造において、前記積層体は上下に貫通する穴を近接して複数有する非晶質絶縁膜層をIV族基板/III-V族化合物半導体界面より上方に少なくとも1層以上含み、これらの穴を通して上下のIII-V族化合物半導体単結晶層またはIV族単結晶基板は互いに接続されており、さらに前記穴の内部に埋め込まれたIII-V族化合物半導体単結晶層が少なくともその一部に歪超格子層を含むことを特徴とする元素半導体基板上の絶縁膜/化合物半導体積層構造。
IPC (2)：
H01L 21/205
, H01L 27/00 301
