Pat

J-GLOBAL ID：200903034146282960

半導体装置及びその製造方法

Inventor： 福田 誠一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 田治米 登 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997098284
Publication number (International publication number)：1998284600
Application date： Mar. 31, 1997
Publication date： Oct. 23, 1998
Summary：

【要約】【課題】 有機系低誘電率材料層を含む層間絶縁膜にデュアルダマシン法を利用して接続用プラグと溝配線とを形成する際に、接続孔と溝配線用溝とに配線材料を埋め込んでも配線材料によって接続孔及び溝配線用溝のそれぞれの側壁が損傷を受けないようにする。【解決手段】 接続孔5に配線材料が埋め込まれてなる接続プラグ5と、溝配線用溝8に配線材料が埋め込まれてなる溝配線4とがデュアルダマシン法により形成されている層間絶縁膜3を有する半導体装置において、層間絶縁膜3に有機系低誘電率材料層3aを少なくとも含ませ、且つ接続孔6及び溝配線用溝8のそれぞれの内部の側壁に、側壁保護用のサイドウォール7及び9を形成する。

Claim (excerpt)：

接続孔に配線材料が埋め込まれてなる接続プラグと、溝配線用溝に配線材料が埋め込まれてなる溝配線とがデュアルダマシン法により形成されている層間絶縁膜を有する半導体装置において、層間絶縁膜が有機系低誘電率材料層を少なくとも含み、且つ接続孔及び溝配線用溝のそれぞれの内部の側壁に、側壁保護用のサイドウォールが形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 21/768 ,  H01L 21/316

FI (3)：

H01L 21/90 B ,  H01L 21/316 X ,  H01L 21/90 S