Pat

J-GLOBAL ID：200903034161047179

半導体基板及びその製造方法

Inventor： 中西 俊郎 ,  福田 哲生 ,  岸井 貞浩
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1992030472
Publication number (International publication number)：1993226620
Application date： Feb. 18, 1992
Publication date： Sep. 03, 1993
Summary：

【要約】【目的】本発明は、熱プロセス時において、SOI基板の反りを低減すると共に不純物を高濃度にドーピングした支持基板からSOI層への不純物の混入を防止することができる半導体基板及びその製造方法を提供することを目的とする。【構成】高強度Si支持基板10には、濃度3×1019cm-3のBと濃度1×1020cm-3のGeがドーピングされている。そしてこの高強度Si支持基板10の裏面及び側面には、高強度Si支持基板10からの不純物B、Geの外方拡散を防止するためのバリア層として、厚さ0.3μmの熱酸化膜12が形成されている。また、高強度Si支持基板10の表面には、絶縁膜としての熱酸化膜14を介して、所定の厚さのSOI層16が形成されている。

Claim (excerpt)：

所定の不純物を高濃度にドーピングした高強度シリコン支持基板と、前記高強度シリコン支持基板の少なくとも裏面に設けられ、前記高強度シリコン支持基板からの不純物の外方拡散を防止するバリア層と、前記高強度シリコン支持基板の表面に、絶縁膜を介して設けられたシリコン層とを有することを特徴とする半導体基板。

IPC (2)：

H01L 27/12 ,  H01L 21/02

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭58-090490
  
• 特開昭51-116562