Pat

J-GLOBAL ID：200903034294380482

半導体記憶装置とその製造方法

Inventor： 中田 義朗 ,  岡田 昌三 ,  松尾 直人 ,  日比 紀孝 ,  小川 久
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992008980
Publication number (International publication number)：1993198770
Application date： Jan. 22, 1992
Publication date： Aug. 06, 1993
Summary：

【要約】【目的】 決められた大きさの中で、より大きな電荷蓄積領域を確保することで、高集積化に優れた半導体記憶装置(DRAM)を実現する。【構成】 スイッチング用素子34の一方の電極37aに接続された柱状の電荷蓄積電極10aと、その最上部から周辺に水平に延びた電荷蓄積電極層10bと、この電荷蓄積電極層の下にあり、柱状の電荷蓄積電極10aと一定の距離を隔てて水平に広がる別の1層以上の電荷蓄積電極層5aまたは5bとを有し、これらの電荷蓄積電極層を電荷蓄積電極11により周囲で電気的に接続してなる容量素子から成り、電荷蓄積電極上部が平坦となり、また各電荷蓄積層を周辺でつなぐため高容量が期待できる。

Claim (excerpt)：

スイッチング用素子の一方の電極に接続された柱状の電荷蓄積電極と、その最上部から周辺に水平に延びた電荷蓄積電極層と、この電荷蓄積電極層の下にあり前記柱状の電荷蓄積電極と一定の距離を隔てて水平に広がる別の1層以上の電荷蓄積電極層とを有し、これらの電荷蓄積電極層を周囲で電気的に接続してなる容量素子を備えた半導体記憶装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04