Pat

J-GLOBAL ID：200903034301035710

半導体装置の製法

Inventor： 牧野 藤八 ,  夏目 潔
Applicant, Patent owner： ヤマハ株式会社
Agent (1)： 伊沢 敏昭
Gazette classification：公開公報
Application number (International application number)：1991292359
Publication number (International publication number)：1993102404
Application date： Oct. 11, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】 MOS型トランジスタを有する半導体装置の製法において、チャンネルドーピング及び記号付与から装置完成までに要する期間を短縮する。【構成】 半導体基板10の表面にフィールド絶縁膜12を形成した後、絶縁膜12の素子孔内にゲート絶縁膜14、ゲート電極層22、ソース及びドレイン領域24S,24Dを含むMOS型トランジスタを形成する。そして、このトランジスタ及び絶縁膜12を覆って絶縁層25を形成した後、絶縁層25の上に記号付与用の第1の孔26a及びイオン注入用の第2の孔26bを有するレジスト層26を配置する。この後、第2の孔26bを介して基板表面に選択的に不純物イオンを注入してチャンネル特性を決定するが、このイオン注入の前又は後に第1の孔26aを介して絶縁層25を選択的にエッチして記号表示部25Aを形成する。

Claim (excerpt)：

(a)半導体基板の表面に素子孔を有するフィールド絶縁膜を形成する工程と、(b)前記素子孔内の基板表面にゲート絶縁膜、ゲート電極層並びにソース及びドレイン領域を有するMOS型トランジスタを形成する工程と、(c)前記MOS型トランジスタ及び前記フィールド絶縁膜を覆って絶縁層を形成する工程と、(d)前記絶縁層の上に前記フィールド絶縁膜の一部に対応した記号付与用の第1の孔と前記MOS型トランジスタのチャンネルに対応したイオン注入用の第2の孔とを有するマスク層を配置する工程と、(e)前記第2の孔を介して基板表面に選択的に不純物イオンを注入することにより前記MOS型トランジスタのチャンネル特性を決定する工程と、(f)前記不純物イオンの注入の前又は後に前記第1の孔を介して前記絶縁層を選択的にエッチングすることにより前記絶縁層に記号表示部を形成する工程と、(g)前記不純物イオンの注入後で且つ前記記号表示部の形成後に前記マスク層を除去する工程とを含む半導体装置の製法。

IPC (4)：

H01L 27/088 ,  H01L 27/112 ,  H01L 21/336 ,  H01L 29/784

FI (3)：

H01L 27/08 102 B ,  H01L 27/10 433 ,  H01L 29/78 301 Y