Pat

J-GLOBAL ID：200903034336671555

半導体装置およびその製造方法

Inventor： 船田 佳嗣 ,  鈴木 崇敏
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 渡辺 喜平
Gazette classification：公開公報
Application number (International application number)：1998263739
Publication number (International publication number)：2000100865
Application date： Sep. 17, 1998
Publication date： Apr. 07, 2000
Summary：

【要約】【課題】 半導体素子と配線基板とを電気接続する際に、隣接端子間においてショート不良が発生しない半導体装置およびその製造方法を提供する。【解決手段】 配線基板の接続端子上に選択的に導電性粒子を載置することにより、バンプと接続端子との間の電気接続部における導電性粒子の存在密度を、電気接続部の周辺部における導電性粒子の存在密度よりも高くしてある。

Claim (excerpt)：

導電性粒子及び絶縁性樹脂を用いて、バンプ付きの半導体素子を配線基板の接続端子に対して電気接続した半導体装置において、配線基板の接続端子上に選択的に導電性粒子を載置することにより、バンプと接続端子との間の電気接続部における導電性粒子の存在密度を、電気接続部の周辺部における導電性粒子の存在密度よりも高くしてあることを特徴とする半導体装置。

F-Term (3)：

4M105AA11 ,  4M105BB07 ,  4M105FF02

Patent cited by the Patent：

Cited by examiner (4)

• フェイスダウン実装方法
  Gazette classification：公開公報   Application number：特願平7-040179   Applicant：日本電気株式会社
• 半導体素子の実装方法
  Gazette classification：公開公報   Application number：特願平4-063828   Applicant：住友電気工業株式会社
• ワイヤボンダ
  Gazette classification：公開公報   Application number：特願平7-037995   Applicant：日立東京エレクトロニクス株式会社
• フリップチップ実装方法
  Gazette classification：公開公報   Application number：特願平10-095463   Applicant：東レエンジニアリング株式会社