Pat

J-GLOBAL ID：200903034377841180

マルチプロセッサシステムのプログラム実行制御方式

Inventor： 高橋 智美 ,  小倉 康司 ,  星合 隆成
Applicant, Patent owner： 富士通株式会社 ,  日本電信電話株式会社
Agent (1)： 大菅 義之 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993257934
Publication number (International publication number)：1995114517
Application date： Oct. 15, 1993
Publication date： May. 02, 1995
Summary：

【要約】【目的】単一プロセッサシステム又は密結合の複数プロセッサシステムのいずれの場合でも、同一の制御プログラムに基づいて周期処理及び実行待ちタスク処理を行うことができるプログラム実行制御方式を実現する。【構成】ハードウエアのクロック割り込みには、各CPU30〜33は、割り込みエントリテーブルで割り付けられているエントリ(先頭アドレスで示されているプログラム)を実行する。CPU30が実行するエントリは周期処理であり他のCPU31〜33が実行するエントリはNOPである。プリエンプションが発生した場合又はジョブが中断した場合、各CPU30〜33は実行待Q51を検索し、実行待タスクがあればその実行待タスクを取り出し、該タスクの登録を実行待Q51から実行中Q52に移動した後、該タスクを実行する。

Claim (excerpt)：

一定周期で起動されるプロシジャ及びタスクの実行制御処理を行うと共に該実行制御処理により実行可能となったプロシジャ又はタスクを実行する第1のプロセッサ(1)と、一定周期で起動されるプロシジャ及びタスクの実行制御処理を行わず前記第1のプロセッサによる実行制御処理により実行可能となったタスクのみを実行する前記第1のプロセッサ以外の少なくとも1個以上のプロセッサ(2)と、を有することを特徴とするマルチプロセッサシステムのプログラム実行制御方式。

IPC (2)：

G06F 15/16 430 ,  G06F 9/46 360