Pat

J-GLOBAL ID：200903034402722352

半導体装置及びその実装方法

Inventor： 新井 ゆかり ,  中村 浩
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1991253951
Publication number (International publication number)：1993095049
Application date： Oct. 01, 1991
Publication date： Apr. 16, 1993
Summary：

【要約】【目的】 高周波電気回路の回路特性を向上する。【構成】 FET261 〜263 をGaAs基板24表側に設け、さらに基板24を貫通するバイアホール301、302 及び303 をそれぞれ、FET261 のソース電極341 直下、FET262、263 の共通ソース電極345 直下及びFET261、262 の共通ドレイン電極343 直下に設ける。また基板24裏側に配線321、322 を設け、接地電位用配線321 をホール301、302 を介しソース電極341、345 と接続し及び電源電圧用配線322 をホール303 を介しドレイン電極343 と接続する。FET263 のドレイン電極347 は基板24表側に設けた配線28、電極343 を介し電源電圧用配線322 と接続する。このように、インピーダンス及びインダクタンスを低減したい複数種類の配線を裏側配線としバイアホールを介しこれら複数種の裏側配線を対応するFETの電極と接続することによって、複数種類の配線に関しインピーダンス及びインダクタンスを低減し、目的を達成する。

Claim (excerpt)：

半導体基板と、半導体基板の表側に設けられた半導体素子と、半導体基板を貫通するバイアホールと、半導体基板の裏側に設けられバイアホールを介し半導体素子の電極と接続する裏側配線とを備えて成る半導体装置において、半導体素子の電極に印加される電位の種類に対応する複数種類の裏側配線を設け、裏側配線を、当該裏側配線に対応する種類の電位が印加される半導体素子の電極と接続して成ることを特徴とする半導体装置。

IPC (3)：

H01L 21/90 ,  H01L 23/12 301 ,  H01L 27/04