Pat

J-GLOBAL ID：200903034473603737

有機薄膜トランジスタを使用する高性能アクティブマトリクスピクセルを提供する方法及び装置

Inventor： ケーン, マイケル ,  クオモ, フランク ,  グリーニング, バリー
Applicant, Patent owner： サーノフ コーポレイション
Agent (3)： 山田 行一 ,  鈴木 康仁 ,  二宮 克之
Gazette classification：公表公報
Application number (International application number)：2002581598
Publication number (International publication number)：2004527124
Application date： Mar. 07, 2002
Publication date： Sep. 02, 2004
Summary：

ゲートとピクセルの間の容量を最小にする少なくとも1つの有機薄膜トランジスタ(OTFT)(210)を有するピクセル構造(200)。1つの実施形態においては、ピクセル構造は、トランジスタのデータライン側のOTFT電極(212)が、トランジスタのピクセル側電極の3辺の周囲まで拡張されている、又は周囲を囲んでいる、新しいトランジスタ構造を提供する。従って、トランジスタの有効幅(及び従ってオン電流)を低減させることなく、ピクセル側電極を非常に小さく製作することができる。【選択図】図2

Claim (excerpt)：

複数のピクセル(200,400)を備えるディスプレイ(520)であって、各ピクセルが少なくとも1つの有機薄膜トランジスタ(OTFT)(210)を有し、前記OTFTが、 第1の端部と第2の端部とを有する第1のソース-ドレイン電極(212)であって、前記第2の端部が少なくとも1つの溝を有する、前記第1のソース-ドレイン電極と、 第1の端部と第2の端部とを有する第2のソース-ドレイン電極(214)であって、前記第2のソース-ドレイン電極の前記第1の端部が、前記第1のソース-ドレイン電極の前記第2の端部の中に配置されている、前記第2のソース-ドレイン電極と、 前記第1のソース-ドレイン電極と前記第2のソース-ドレイン電極とに結合されている有機層(250)と、 前記有機層に結合されているゲート誘電体層(320)と、 前記ゲート誘電体層に結合されているゲート電極(242)と、 前記ゲート電極に結合されている基板(310)と、 を備える、ディスプレイ。

IPC (4)：

H01L29/786 ,  H01L29/41 ,  H01L29/417 ,  H01L51/00

FI (5)：

H01L29/78 618B ,  H01L29/78 616T ,  H01L29/44 P ,  H01L29/50 M ,  H01L29/28

F-Term (15)：

4M104AA09 ,  4M104AA10 ,  4M104CC01 ,  4M104FF11 ,  4M104GG08 ,  4M104HH20 ,  5F110AA02 ,  5F110AA07 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110GG05 ,  5F110HM04 ,  5F110HM12 ,  5F110NN72

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭60-192369
  
• 特開昭64-082674