Pat

J-GLOBAL ID：200903034499002570

ヒステリシス特性を有する入力回路

Inventor： 後藤 一成
Applicant, Patent owner： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992089195
Publication number (International publication number)：1993291897
Application date： Apr. 10, 1992
Publication date： Nov. 05, 1993
Summary：

【要約】【目的】 本発明は、各基準電圧VIH、VIL、ヒステリシス幅VHYS のバラツキをビット間やロット間で極めて小さくし、消費電流を削減することを目的とする。【構成】 入力回路は、抵抗列R1、R2、R3の分割によって決定される各基準電圧VIH、VILとを使用している。入力回路BLOCK1は、入力電圧VIN1と基準電圧VIHとを比較するコンパレータCOMP1と、入力電圧VIN1 と基準電圧VILとを比較するコンパレータCOMP2と、セット端子S ̄にコンパレータCOMP1の出力端が接続され、リセット端子R ̄にコンパレータCOMP2の出力端が接続され、フリップフロップ動作を行うRSフリップフロップ回路RSFFを具備する。入力回路の出力信号はある入力信号の値でハイレベルになり、また、他の入力信号の値でロウレベルになるので、この入力回路はヒステリシス特性を有する。

Claim (excerpt)：

入力信号と第1の基準電圧とを比較する第1のコンパレータと、入力信号と第2の基準電圧とを比較する第2のコンパレータと、第1の制御端に第1のコンパレータの出力端が接続され、第2の制御端に第2のコンパレータの出力端が接続されているフリップフロップ回路を具備し、前記フリップフロップ回路の動作により、この回路の出力信号を切り換え、前記フリップフロップ回路の保持機能を利用することによりヒステリシス特性を持つことを特徴とするヒステリシス特性を有する入力回路。

Patent cited by the Patent：

Cited by examiner (1)

• 特開昭61-192116