Pat
J-GLOBAL ID：200903034540705280
ひずみ超格子を有する半導体デバイス
Inventor：
,
Applicant, Patent owner：
Agent (1)：
大塚 学
Gazette classification：公開公報
Application number (International application number)：1992087465
Publication number (International publication number)：1993259571
Application date： Mar. 12, 1992
Publication date： Oct. 08, 1993
Summary：
【要約】【目的】ひずみ超格子にかかる全体の応力を低減したひずみ超格子を有する半導体デバイスを提供する。【構成】第一の半導体と、この第一の半導体より例えば0.5%以上小さな格子定数を持つ第二の半導体を、第一の半導体の格子定数と第二の半導体の格子定数のほぼ中間の格子定数を持つクラッド層上に積層してひずみ超格子を構成している。積層された第一の半導体と第二の半導体との間にクラッド層の格子定数とほぼ等しい格子定数を有する第三の半導体を挿入することができる。
Claim (excerpt)：
第一の半導体と、該第一の半導体より小さな格子定数を持つ第二の半導体を、該第一の半導体の格子定数と該第二の半導体の格子定数のほぼ中間の格子定数を持つクラッド層上に、積層してひずみ超格子が形成され、自由空間の該ひずみ超格子の面方向の格子定数が前記クラッド層の格子定数とほぼ等しくなるように構成されたひずみ超格子を有する半導体デバイス。
Patent cited by the Patent：
Return to Previous Page
