Pat

J-GLOBAL ID：200903034567693624

デバイス制御装置

Inventor： 細川 博司 ,  来間 和久 ,  福井 章智 ,  昆 文夫 ,  太田 和樹 ,  谷 泰弘
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 大塚 康徳 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993193302
Publication number (International publication number)：1995044266
Application date： Aug. 04, 1993
Publication date： Feb. 14, 1995
Summary：

【要約】【目的】CPUに接続されたデバイスの数に応じてクロックの周波数を自動的に決める。【構成】パルス発生器101は発振器108に同期して、パルス幅ずつ遅延したパルスを、デバイス103〜105に発生する。パルスの入力は、各デバイス内で短絡して出力されるため、パルスの出力先にデバイスがあれば素の出力は論理和ゲートに入力され、論理和信号がイネーブル信号としてカウンタ106に入力される。カウンタ106はイネーブルの期間発振器108に同期してカウントし、その結果をクロックドライバ107のレジスタに格納する。クロックドライバ107はレジスタにセットされた値を基に、発振器109の信号を分周して各デバイスにクロックを供給する。このようにして、デバイスの数に応じてクロックを自動的に決定出来る。

Claim (excerpt)：

クロックに同期して動作するデバイス制御装置であって、接続されたデバイスの数に応じた信号を生成する生成手段と、該生成手段により生成された信号に基づいて前記デバイスの数を数える計数手段と、該計数手段により数えたデバイスの数に応じて接続されたデバイスに入力されるクロックの周波数を決定する手段と、を備えることを特徴とするデバイス制御装置。

IPC (3)：

G06F 1/08 ,  G06F 3/00 ,  H03L 7/00