Pat
J-GLOBAL ID:200903034629209716

素子内蔵多層配線基板およびその製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1997201653
Publication number (International publication number):1999045955
Application date: Jul. 28, 1997
Publication date: Feb. 16, 1999
Summary:
【要約】【課題】基板の小型化と、素子の実装密度を高めることのできる多層配線基板とその製造方法を提供する。【解決手段】少なくとも熱硬化性樹脂を含む複数の絶縁層1、7、8を積層してなる絶縁基板13と、絶縁基板13の表面および内部に形成された配線回路層4、9、10と、配線回路層4、9、10間を電気的に接続するためのビアホール導体2、11、12を具備する多層配線基板において、絶縁基板13内部に、空隙部3を形成するとともに、空隙部3内に半導体素子またはコンデンサ、抵抗素子等の電子部品などの電気素子5を実装収納してなることを特徴とし,さらには、空隙部を、配線基板の積層方向に複数設けたことを特徴とする。
Claim (excerpt):
少なくとも熱硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、前記配線回路層間を電気的に接続するためのビアホール導体を具備する多層配線基板において、前記絶縁基板内部に、空隙部を形成するとともに、該空隙部内に電気素子を実装収納してなることを特徴とする素子内蔵多層配線基板。
IPC (2):
H01L 23/12 ,  H05K 3/46
FI (4):
H01L 23/12 N ,  H05K 3/46 Q ,  H05K 3/46 N ,  H05K 3/46 G
Patent cited by the Patent:
Cited by examiner (2)
  • 特開昭63-122295
  • 特開昭63-166291

Return to Previous Page