Pat
J-GLOBAL ID：200903034643893174
テスト回路を内蔵したアナログ・ディジタル混在マスタ
Inventor：
Applicant, Patent owner：
Agent (1)：
藤巻 正憲
Gazette classification：公開公報
Application number (International application number)：1992074673
Publication number (International publication number)：1993281304
Application date： Mar. 30, 1992
Publication date： Oct. 29, 1993
Summary：
【要約】【目的】 Βi-CΜΟSアナログ・ディジタル混在LSΙにおけるテスト回路を内蔵したアナログ・ディジタル混在マスタにおいて、テストが容易に行なえるようにし、かつそのテストのためのプログラム開発期間を著しく短縮する。【構成】 アナログ回路1とディジタル回路2とは、セレクタ3〜7を介して相互に接続される。またテスト端子T3〜T5もセレクタ3〜7を介してアナログ回路1又はディジタル回路2に接続される。セレクタ3〜7における各種接続は、テストモード端子A・T及び端子D・Tに印加される信号によって制御され、各種テストモードに対応して切り換えられる。
Claim (excerpt)：
バイポーラデバイスをアレイ状に配置したアナログ回路部と、CΜΟSゲートアレイからなるディジタル回路部とを有する半導体集積回路において、前記アナログ回路部と前記ディジタル回路部との接続状態を切り換える複数のセレクタ回路と、この複数のセレクタ回路を制御する信号が印加されるテストモード切り換え端子とを有することを特徴とするテスト回路を内蔵したアナログ・ディジタル混在マスタ。
IPC (5)：
G01R 31/28
, H01L 21/66
, H01L 21/82
, H01L 27/04
, H01L 27/06
G01R 31/28 V
, H01L 21/82 S
, H01L 27/06 321 G
Cited by examiner (8)
Show all
Return to Previous Page
