Pat
J-GLOBAL ID：200903034656696998
最小数のマスクによるトレンチMOSゲート型装置
Inventor：
Applicant, Patent owner：
Agent (1)：
小橋 一男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996132091
Publication number (International publication number)：1996340114
Application date： May. 27, 1996
Publication date： Dec. 24, 1996
Summary：
【要約】【課題】 2つのシリコンエッチを使用する非常に経済的なプロセスによって製造される低電圧高電流ディスクリート絶縁ゲート型電界効果トランジスタ及びその製造方法を提供する。【解決手段】 埋設されたポリシリコンゲート(122)がトレンチ(118)の側壁に沿っての導通をゲート動作する。チャンネルはエピタキシャル層(114)の残留物によって与えられ、且つソース拡散部(128)は種々の成長された酸化膜によってのみスクリーンされるマスクされていないイオン注入によって与えられる。
Claim (excerpt)：
絶縁ゲート型電界効果トランジスタのアレイの製造方法において、(a)第一導電型の第一部分と、前記第一部分の上側に存在しており且つ第二導電型の第二部分と、前記第二部分の上側に存在しており且つ第一導電型の第三部分とを有する実質的に単結晶の半導体物質を用意し、且つ前記半導体物質上に耐酸化物質を形成し、(b)前記耐酸化物質及びその下側の前記半導体物質の両方を共通のパターンでエッチングして前記半導体物質内にトレンチを形成し、(c)前記トレンチの側壁上に絶縁層を形成し、(d)前記トレンチを充填する深さに酸化可能な導体を全体的にコンフォーマル的に付着形成し、且つ前記酸化可能な導体をエッチバックして前記トレンチの側壁部分と容量的に結合されている前記トレンチ内の前記酸化可能な導体の部分を残存させ、(e)前記酸化可能な導体を酸化させてその上に厚い絶縁層を形成し、(f)所望の深さの本体位置から前記半導体物質の第三部分の実質的に全て及び前記耐酸化物質を除去し、且つ第二導電型の付加的なノードのドーパントを導入し、(g)前記第三部分及び第二部分の露出部分へコンタクトを形成し、その際に前記第三部分及び第二部分が前記トレンチ内の前記酸化可能な導体物質によってゲート動作される電界効果トランジスタのソース領域及びチャンネル領域を夫々与える、上記各ステップを有することを特徴とする方法。
FI (2)：
H01L 29/78 653 B
, H01L 29/78 652 B
Cited by examiner (8)
Show all
Return to Previous Page
