Pat

J-GLOBAL ID：200903034670995922

集積回路モジユール遅延情報作成システム

Inventor： 今橋 正彦
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 井出 直孝
Gazette classification：公開公報
Application number (International application number)：1991295996
Publication number (International publication number)：1993135125
Application date： Nov. 12, 1991
Publication date： Jun. 01, 1993
Summary：

【要約】【目的】 回路情報が複雑で大きい場合にも、回路シミュレーションの実行時間を短縮できる集積回路モジュール遅延情報作成システムを実現する。【構成】 遅延情報作成部105は、回路情報101および製造情報102を入力して端子近傍回路情報107、入力等電位ネット情報108および出力充電・放電パス情報109を作成出力する端子近傍回路認識部106と、これらの情報を基に、それぞれ、入力端子容量、出力端子インピーダンス、入力端子閾値および出力端子容量についての端子遅延情報114を作成出力する入力端子容量算出部110、出力端子インピーダンス算出部111、入力端子閾値算出部112および出力端子容量算出部113と、この端子遅延情報114と設計情報として入力される端子間遅延情報103とを入力し併合して遅延情報104を出力する遅延情報併合部115とを含む。

Claim (excerpt)：

回路情報および製造情報を含む設計情報を入力してモジュールの遅延情報を作成出力する遅延情報作成部を備えた集積回路モジュール遅延情報作成システムにおいて、前記設計情報は、端子間遅延情報を含み、前記遅延情報作成部は、前記回路情報および前記製造情報を入力して端子近傍回路情報、入力等電位ネット情報および出力充電・放電パス情報を作成出力する端子近傍回路認識部と、前記入力等電位ネット情報を入力して入力端子容量についての端子遅延情報を出力する入力端子容量算出部と、前記出力充電・放電パス情報を入力して出力端子インピーダンスについての端子遅延情報を出力する出力端子インピーダンス算出部と、それぞれ前記端子近傍回路情報を入力してそれぞれ入力閾値および出力端子容量についての端子遅延情報を出力する入力端子閾値算出部および出力端子容量算出部と、前記端子遅延情報および前記端子間遅延情報を入力し併合して前記遅延情報を出力する遅延情報併合部とを含むことを特徴とする集積回路モジュール遅延情報作成システム。