Pat

J-GLOBAL ID：200903034766837724

半導体装置

Inventor： 小山 邦明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993000158
Publication number (International publication number)：1994204431
Application date： Jan. 05, 1993
Publication date： Jul. 22, 1994
Summary：

【要約】【目的】容量誘電体膜を形成する際の酸化による容量素子の容量値の低下を防止し、かつ不所望の寄生容量を減少させる。【構成】容量下部電極13はその酸化膜11が導電性である高融点金属膜8を有し、また容量下部電極13および容量誘電体膜10の側面に容量誘電体膜10より低い誘電率のサイドウォール絶縁膜6-2を形成する。

Claim (excerpt)：

半導体基板の一主面を覆う絶縁膜と、前記絶縁膜に形成され前記半導体基板に達するコンタクト孔と、前記絶縁膜上に形成され前記コンタクト孔を通して前記半導体基板に電気的に接続する容量下部電極と、前記容量下部電極上に形成された容量誘電体膜と、前記容量誘電体膜上に形成された容量上部電極とを有する半導体装置において、前記容量下部電極はその酸化膜が導電性である高融点金属膜を有し、前記容量下部電極および前記容量誘電体膜の側面に前記容量誘電体膜より低い誘電率のサイドウォール絶縁膜が形成され、前記容量上部電極は前記容量誘電体膜上から前記サイドウォール絶縁膜上にかけて形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04

FI (2)：

H01L 27/10 325 M ,  H01L 27/10 325 C