Pat
J-GLOBAL ID：200903034786015607
情報処理装置
Inventor：
,
Applicant, Patent owner：
,
Agent (1)：
山下 穣平
Gazette classification：公開公報
Application number (International application number)：1991244291
Publication number (International publication number)：1993061776
Application date： Aug. 30, 1991
Publication date： Mar. 12, 1993
Summary：
【要約】【目的】 装置立ち上げ診断でメモリエラーを検出しても、予備メモリエリアをアクセスさせることで、装置の使用を可能とする。【構成】 メモリを複数ブロックに分けて管理し、その内の1個のブロックを予備領域とする。CPU1が装置の立上げ診断を実行し、読み出し書き込み可能メモリ6のエラーを検出するとエラーを発生したブロックアドレスをレジスタ2に保持する。装置運用状態でエラーの発生したブロックアドレスをアクセスすると、ブロックアドレス変換回路5が、予備ブロックアドレスを発生させることにより正常なメモリアクセスができる。
Claim (excerpt)：
データを記憶することのできる読み出し書き込み可能メモリがあって、前記メモリに記憶されたデータを読み出した時に、書き込みデータと読み出しデータの不一致を、CPUが検出すると、前記読み出しデータのエラーメモリブロックアドレスを前記CPUの指示により保持する回路と、前記エラーメモリブロックアドレスを、代替ブロックアドレスに変換する回路と、前記CPUからのブロックアドレス変換の有効か、無効かを指示する信号を保持する回路とを備えることを特徴とする情報処理装置。
IPC (3)：
G06F 12/16 310
, G06F 11/16 310
, G06F 11/20 310
