Pat

J-GLOBAL ID：200903034842333846

半導体装置

Inventor： 伊藤 幸雄
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995280085
Publication number (International publication number)：1997129867
Application date： Oct. 27, 1995
Publication date： May. 16, 1997
Summary：

【要約】【課題】 ゲート抵抗を低減し,ソースコンタクト間距離縮少によるオン抵抗低減の効果を最大限に発揮する構造を提供することである。【解決手段】 横形DSAパワーMOSFETにおいて,等ピッチで規則的に配置された隣接する4つのソースコンタクトを規定するソースコンタクトホール25によって形成される四角形の対角線交差点上に,前記対角線に並行する2辺を備えた正方形を含む菱形形状のドレインコンタクトを規定するドレインコンタクトホール27を配置することで,ソースコンタクト間距離を縮少し,オン抵抗を低減する。さらに,P型ベース層上に設けられたゲート絶縁膜とともに絶縁ゲートを構成するゲート電極23がソース,ドレインコンタクトを囲み,曲折したメッシュ状に形成することで,ゲート抵抗を低減する。

Claim (excerpt)：

半導体基板表面に互いに交差する2方向に一定のピッチで規則的に配置された略正方形のソースコンタクトをもつ横形DSAパワーMOSFETを備えた半導体装置において,互いに隣接する4つのソースコンタクトの中心間を結ぶ線分で作られた四角形の対角線との内の少なくとも1本に並行した2辺を備えた四角形のドレインコンタクトを備えていることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 29/43

FI (3)：

H01L 29/78 301 D ,  H01L 29/62 G ,  H01L 29/78 301 W

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭60-007764
  
• 特開昭62-185373
  
• 特開昭63-262873