Pat
J-GLOBAL ID：200903034920208107
入力インピーダンス安定化回路
Inventor：
Applicant, Patent owner：
Agent (1)：
後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991336579
Publication number (International publication number)：1993167355
Application date： Dec. 19, 1991
Publication date： Jul. 02, 1993
Summary：
【要約】【目的】 整合器またはサーミスタによることなく、増幅器またはミキサとしての利得、雑音指数を犠牲にせず、IC化可能な回路によって、また広い温度範囲にわたって、トランジスタの入力インピーダンスの抵抗成分Riを安定にするための補償回路を提供する。【構成】 バンドギャップリファレンス回路(A12)を備え、これを流れる電流がトランジスタ(Tr13)のエミッタバイアス電流となるように接続する事により、該エミッタバイアス電流を前記トランジスタのサーマルボルテージVtに比例する様にする。【効果】 前段回路との整合が良好にとれ、装置全体の利得、歪率が確保できる。
Claim (excerpt)：
エミッタ接地型のトランジスタ回路において、バンドギャップリファレンス回路を備え、これを流れる電流が前記トランジスタのエミッタバイアス電流となるように接続する事により、該エミッタバイアス電流を前記トランジスタのサーマルボルテージVtに比例する様にする事を特徴とする入力インピーダンス安定化回路。
Patent cited by the Patent：
Return to Previous Page
